二、DDR4,新在哪里？ 

1、高频率、低电压

    与之前的升级路线类似，DDR4在继承DDR体系技术升级平滑、低成本过渡的基础上，无非是朝着更高的运行频率、更低的功耗发展的。这次的DDR4也是如此。首先从运行频率频率上来看，DDR4 内存的工作频率将从2133MHz 起跳，最高甚至可以达到4266MHz。这个频率相比DDR3 内存有相当大的提升。此外在电压上，DDR3 内存的工作电压为1.5V，而DDR4内存的工作电压将近一步的降低，预计最低可以做到1.2V。

2、支持双信号传输机制

　　相对于DDR3，DDR4的一大改进就体现在信号传输机制上。它拥有两种规格:除了可支持Single-endedSignaling信号( 传统SE信号)外，还引入了DifferentialSignaling( 差分信号技术 )技术。

　　目前无论是DDR2，还是DDR3，都是采用SE信号传输机制。SE信号传输就是一条线路传输一个信号，如64bit模组对应64条传输线路，这种设计的优点是PCB布线工作相对容易，毕竟有多少模组就安排多少条传输线路就OK了，但它越来越难胜任高频总线的需要.我们都知道，总线频率的越高，对外界干扰就越敏感。而SE信号传输机制由于抗电磁干扰性能很低，遇到干扰情况传输就变得越不稳定。考虑到DDR4最高频率可达到4266MHz了，远高于目前的DDR3，显然SE信号传输机制已经不再能满足要求。怎么办？最简单的作法那就增加多一条线路来传输，“双车道高速行车”的安全性当然要高一点：差分信号技术就利用两条线路来传送一个信号，来增加抗干扰能力。比如采用传统SE信号的DDR4内存最高可达到3.2Gbps传输速率，而差分信号版本最高可突破6.4Gbps，考虑到DDR4模组位宽达到64bit，换算下来双通道方案可提供高达102.4Gbps的内存带宽。

　　当然，SE信号与差分信号在规格上是不可能兼容，这意味着未来存在两种信号传输机制的DDR4内存，这两种内存彼此互不兼容。目前JEDEC内部成员也已对两种DDR4规格达成了一致，未来平滑升级的SE信号版本将出现在市场接替DDR3的地位，差分信号的高频版DDR4则作为下一代产品。其中镁光主要推动差分信号技术的发展，三星公司则致力于SE信号DDR4的商用化。因此，未来你要升级内存容量时可要注意了：或许此DDR4非彼DDR4。

2、引入点对点访问机制

　　位对于DDR3内存来说，目前数据读取访问的机制是双向传输。而在DDR4内存中，访问机制已经改为了点对点技术，这是DDR4整个存储系统的关键性设计。

在DDR 3内存上，内存和内存控制器之间的连接采用是通过多点分支总线来实现。这种总线允许在一个接口上挂接许多同样规格的芯片。我们都知道目前主板上往往为双通道设计四根内存插槽，但每个通道在物理结构上只允许扩展更大容量。这种设计的特点就是当数据传输量一旦超过通道的承载能力，无论你怎么增加内存容量，性能都不见的提升多少。这种设计就好比在一条主水管可以挂一个水箱或两个水箱甚至多个水箱，但受制于主管道的大小，即便你可以增加水箱数量或大小来提升容量，但总的送水率并没有提升。或许你会发现，内存从8G增加到16G所带来的性能提升并不比从4G增加到8G时明显，就是这个原理了。不过，由一个“主”内通管道挂载一个或两相内存模块，支“管道”的增加将会增加PCB板设计的复杂性，在高频下对稳定性有一定的负面影响。

　　因此，DDR 4抛弃了这样的设计，转而采用点对点总线：内存控制器每通道只能支持唯一的一根内存。相比多点分支总线，点对点相当于一条主管道只对应一个水箱（这种机制的改变其实并不会对传输速度产生太大的影响，因为主管道的大小并没有改变），这样设计的好处可以大大简化内存模块的设计、更容易达到更高的频率。不过，点对点设计的问题也同样明显：一个重要因素是点对点总线每通道只能支持一根内存，因此如果DDR4内存单条容量不足的话，将很难有效提升系统的内存总量。当然，这难不道聪明的开发者，3DS封装技术就是扩增DDR4容量的关键技术。